MATERI TUTORIAL SISTEM
DIGITAL
1.
Pengertian Sistem Digital
Sistem digital adalah
suatu sistem yang berfungsi untuk mengukur suatu nilai atau besaran yang
bersifat tetap atau tidak teratur dalam bentuk diskrit berupa digit – digit
atau angka – angka. Misalnya bilangan integer atau pecahan.
2.
Gerbang Logika
Gerbang
Logika adalah Suatu rangkaian
logika dengan satu keluaran dan satu atau beberapa masukan ; sinyal keluaran
hanya terjadi untuk kombinasi– kombinasi sinyal masukan tertentu (logiika 0
atau logika 1).
2.1. Gerbang Dasar
Gerbang dasar terdiri dari : AND, OR, NOT
A. AND : Disebut dengan perkalian
logika dengan symbol tanda perkalian titik atau dibaca dot.
Simbol Gerbang AND
 |
Truth Table Gerbang AND
|
A
|
B
|
Y
= A . B
|
|
0
|
0
|
0
|
|
0
|
1
|
0
|
|
1
|
0
|
0
|
|
1
|
1
|
1
|
 |
KET : Output akan berlogika 1 jika semua inputan berlogika 1 atau output akan berlogika 0 jika salah satu inputan berlogika 0
B. OR : Disebut dengan penjumlahan logika dengan symbol tanda plus.
 |
Simbol Gerbang OR
|
A
|
B
|
Y
= A + B
|
|
0
|
0
|
0
|
|
0
|
1
|
1
|
|
1
|
0
|
1
|
|
1
|
1
|
1
|
Truth Table Gerbang OR
KET : Output akan berlogika 1
jika salah satu inputan berlogika 1 atau output akan berlogika 0 jika semua
inputan berlogika 0.
C. NOT : Disebut komplementasi logika atau inversi.
|
A
|
Y
= A'
|
|
0
|
1
|
|
1
|
0
|
|
2.2. Gerbang Turunan
Gerbang Turunan adalah gerbang
logika yang terbentuk dari gerbang dasar.
Gerbang turunan terdiri dari : NAND, NOR, EXOR,
EXNOR.
A.
NAND
: Not – And ; AND gate di ikuti oleh
sebuah inverter. Artinya melakukan operasi AND atas masukannya dan
kemudian melakukan operasi NOT pada hasil operasi AND.
Simbol Gerbang NAND
 |
|
 |
B.
NOR : NOT – OR ; OR gate di
ikuti oleh sebuah inverter. Artinya melakukan operasi AND atas masukannya dan
kemudian melakukan operasi NOT pada hasil operasi AND.
|
||||
|
||||
 |
 |
||
C.
 |
EXOR : Disebut gerbang logika parity ganjil, output akan berlogika 1 jika inputan berjumlah ganjil.
 |
|
D.
 |
EXNOR : Disebut gerbang logika parity genap, output akan berlogika 1 jika inputan berjumlah genap.
|
 |
3.
Penyederhanaan Rangkaian Logika
3.1. Aljabar
Boolean
A.
Hukum
Dasar :
|
A + 0 = A
|
A . 0 = 0
|
|
A + 1 = 1
|
A . 1 = A
|
|
A + A = A
|
A . A = A
|
|
A + A’ = 1
|
A + A’ = 0
|
B.
Hukum
Asosiatif :
|
A + B + C = A + ( B + C
)
|
|
A . B . C = A . ( B . C
)
|
C.
Hukum
Absorsif :
|
A + AB = A
|
D.
Hukum
Komutatif :
|
A + B = B + A
|
|
A . B = B . A
|
E.
Hukum
Distributif :
|
A + B = B + A
|
|
A . B = B . A
|
F.
Teorema
De Morgan :
Contoh :
Y = AB’C + (ABC)’ = B’ (AC + A’C’)
Y = ((A’+C) . (B+D’))’ = (A’+C)’ + (B+D’)’ =
(A . C’) + (B’ . D) = AC’ + B’D
3.2. Karnaugh Map (K-MAP)
Penyederhanaan dengan Karnaugh map
ada tiga bagian : Oktet, Kuad dan Pasangan. Diutamakan yang terbesar dahulu.
Contoh bentuk K – Map dengan
berbagai jumlah inputan :
K – Map dua masukan
K – Map tiga masukan
|
|
A
|
A
|
|
B
|
|
|
|
B
|
|
|
|
|
A' B'
|
A' B
|
A B
|
A B'
|
|
C'
|
|
|
|
|
|
C'
|
|
|
|
|
K
– Map empat masukan
|
|
A' B'
|
A' B
|
A B
|
A B'
|
|
C' D'
|
|
|
|
|
|
C' D'
|
|
|
|
|
|
C D
|
|
|
|
|
|
C D'
|
|
|
|
|
Contoh soal untuk
penyederhanaan K – Map :
Y = ABCD + ABC’D + ABCD’ +
AB’CD + ABC’D’ + AB’CD’
Dit :
a.
Buat
tabel K – Map
b.
Cari
Output Y nya
c.Buat rangkaian logikanya.
Jawab :
a.
b.
Y
= CD + AC
c.
4.
Decoder
Decoder adalah rangkaian digital yang dapat mengubah
bilangan biner menjadi bilangan desimal, dimana
rangkaian ini akan menghasilkan output high (1) pada jalur yang sesuai dengan
yang ditunjuk oleh selector.
Artinya input decoder merupakan
bilangan biner, dan outputnya pun berbentuk biner. Namun akan menunjukkan
bilangan decimal, yaitu menentukan ouput manakah yang aktif (Y0, Y1, Y2, atau
Y3).
Gambar
rangkaian decoder:
Truth
table untuk decoder diatas adalah :
|
A
|
B
|
Y3
|
Y2
|
Y1
|
Y0
|
|
0
|
0
|
0
|
0
|
0
|
1
|
|
0
|
1
|
0
|
0
|
1
|
0
|
|
1
|
0
|
0
|
1
|
0
|
0
|
|
1
|
1
|
1
|
0
|
0
|
0
|
4.1.
Decoder Prioritas
A. Common
Catoda
Adalah rangkaian seven segment yang
kaki anodanya disatukan kemudian diberi tegangan dan kaki katodanya dihubungkan
dengan ground.
Syarat : aktif jika kaki anoda high=1, on=1 dan off=0
 |
Rangkaian Diskrit Common Catoda
B. Common Anoda
Adalah rangkaian seven segment yang kaki katodanya sebagai
input dan kaki anoda disatukan kemudian diberi tegangan.
 |
Syarat : aktif jika katoda low=0, on=0 dan off=1
Rangkaian Diskrit Common Anoda
Contoh :
Buatlah kata ’ L U P A.’ dengan
menggunakan Decoder Prioritas common Anoda.
|
|
B
|
A
|
a
|
b
|
c
|
d
|
e
|
f
|
g
|
h
|
|
L
|
0
|
0
|
1
|
1
|
1
|
0
|
0
|
0
|
1
|
0
|
|
U
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
|
P
|
1
|
0
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
0
|
|
A
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
|
a/g
|
A'
|
A
|
|
B'
|
1
|
1
|
|
B
|
0
|
0
|
|
b
|
A'
|
A
|
|
B'
|
1
|
1
|
|
B
|
0
|
0
|
|
c
|
A'
|
A
|
|
B'
|
1
|
1
|
|
B
|
0
|
0
|
|
d
|
A'
|
A
|
|
B'
|
1
|
1
|
|
B
|
0
|
0
|
a = B’ b = A’.B’ c = A’ d = A’.B
|
e/h
|
A'
|
A
|
|
B'
|
0
|
0
|
|
B
|
0
|
0
|
|
f
|
A'
|
A
|
|
B'
|
0
|
0
|
|
B
|
0
|
1
|
E/h= ground f =
A.B
Gambar Rangkaiannya :
 |
5.
Encoder
 |
Encoder adalah rangkaian digital yang dapat mengubah bilangan desimal menjadi bilangan biner.
Gambar
Rangkaian Encoder :
Truth
Table untuk encoder
diatas :
|
|
Y2
|
Y1
|
Y0
|
|
1
|
0
|
0
|
1
|
|
2
|
0
|
1
|
0
|
|
3
|
0
|
1
|
1
|
|
4
|
1
|
0
|
0
|
|
5
|
1
|
0
|
1
|
|
6
|
1
|
1
|
0
|
|
7
|
1
|
1
|
1
|
6.
Multiplexer
Multiplexer adalah suatu rangkaian
digital yang mempunyai beberapa line input dan satu line output. Input
ditentukan oleh selector. Rumus jumlah input = 2n.n menunjukkan
jumlah selector.
 |
Contoh rangkaian multiplexer dengan 2 selector dan 4 input.
7.
Demultiplexer
Demultiplexer adalah suatu rangkaian digital yang hanya
mempunyai 1 line input dan beberapa line output. Sama seperti multiplexer
output ditentukan jumlah selector. Rumus jumlah output = 2n.
Gambar rangkaian demultiplexer :
True table untuk rangkaian
demultiplexer diatas :
|
S0
|
S1
|
Y
|
|
0
|
0
|
Y0
|
|
0
|
1
|
Y1
|
|
1
|
0
|
Y2
|
|
1
|
1
|
Y3
|
8.
Komparator
Comparator adalah rangkaian digital yang berfungsi untuk membandingkan
suatu signal baik AC atau DC dengan menggunakan referensi (besarnya perbedaan
signal).
Comparator
memiliki 3 kondisi, yaitu ; A > B, A < B, dan A = B.
Contoh :
comparator 2 bit
A
>
B
A1 = 1 dan B1 =
0 atau
A1 = B1 dan A0
= 1 dan B0 = 0
Maka :
A
<
B
A1 = 0 dan B1 =
1 atau
A1 = B1 dan A0
= 0 dan B0 = 1
Maka
:
A
= B
A1 = B1 dan A0
= B0
Maka : 
Gambar Rangkaiannya :
9.
Flip-Flop
Rangkaian
logika dikelompokkan dalam 2 kelompok besar, yaitu rangkaian logika
kombinasional dan rangkaian logika sekuensial. Bentuk dasar dari rangkaian
logika kombinasional adalah gerbang logika dan rangkaian logika sekuensial
adalah rangkaian flip-flop. Rangkaian logika sekuensial sangat bermanfaat
karena karakteristik memorinya.
Flip-flop
juga di sebut kancing, multivibrator bistabil atau biner, yaitu multivibrator
yang keluarannya berupa suatu tegangan rendah (0) atau tinggi (1), selama belum
ada masukan yang merubah keadaan tersebut. Rangkaian yang bersangkutan harus di
drive oleh satu masukan yang di sebut pemicu (trigger), keadaan tersebut akan
berubah kembali bila ada masukan pemicu lagi. Flip-flop di interkoneksikan
untuk membentuk rangkaian logika sekuensial untuk penyimpanan, pewaktu,
penghitung dan pengurutan (sequencing).
Berdasarkan
cara penyimpanannya flip-flop dapat di golongkan atas :
§ RS flip-flop
§ JK flip-flop
§ D flip-flop
§ T flip-flop
§ Master-slave
flip-flop
9.1. RS Flip-flop
Kebanyakan
flip-flop dasar di sebut flip-flop RS. Flip-flop ini mempunyai 2 masukan yang
di beri label dengan set (S) dan reset (R), flip-flop RS mempunyai masukan
rendah aktif pada masukan S dan R. Tidak seperti gerbang logika, flip-flop
mempuyai 2 komplementer, keluaran tersebut di beri label Q dan Q’, keluaran Q
di anggap merupakan keluaran normal dan paling sering di gunakan. Keluaran lain
Q merupakan merupakan komplemen dari keluaran Q dan di sebut juga keluaran
komplementer. Pada kondisi normal, keluaran-keluaran ini selalu merupakan
komplementer, dengan demikian bila Q = 1 maka Q’ = 0, atau bila Q = 0 maka Q’ =
1 .
 |
RS Flip-flop dengan Gerbang
NAND
|
Mode
Operasi
|
Masukan
|
Keluaran
|
||
|
S
|
R
|
Q
|
Q’
|
|
|
Larangan
|
0
|
0
|
1
|
1
|
|
Set
|
0
|
1
|
1
|
0
|
|
Reset
|
1
|
0
|
0
|
1
|
|
Tetap
|
1
|
1
|
Tidak berubah
|
|
Tabel RS Flip-flop
Gambar
Flip – flop RS di rangkaikan dari dua gerbang NAND seperti di atas,
karakteristik yang ada dari keluaran satu gerbang NAND ke masukan gerbang
lainnya. Sama halnya dengan gerbang logika, tabel kebenaran merupakan penentuan
operasi RS flip-flop ini. Baris 1 pada tabel kebenaran itu di sebut keadaan
terlarang dalam arti bahwa keadaan tersebut memungkinkan kedua keluaran menjadi
1 atau tinggi, kondisi ini tidak di gunakan pada flip-flop RS. Baris 2 pada
tabel tersebut menunjukkan kondisi set dari flip-flop. Di sini, level rendah
atau logika 0 mengaktifkan masukan set (S). Logika 0 ini mengeset keluaran Q
normal menjadi tinggi atau 1, seperti di
tunjukkan pada tabel kebenaran. Kemudian kondisi set ini akan terlihat bila
menganalisa gambar rangkaian RS flip-flop dengan gerbang NAND. Logika 0 pada
gerbang 1 membangkitkan 1 pada keluaran. Logika 1 ini di masukkan kembali ke
gerbang 2, sekarang gerbang 2 mempunyai dua logika 1 yang di masukkan pada
masukannya, sehingga mendorong keluaran menjadi 0. Maka keluaran Q’ menjadi 0
atau rendah, kemudian baris 3 pada tabel merupakan kondisi reset. Level rendah
atau logika 0 mengaktifkan masukan reset tersebut. Hal ini akan mereset
keluaran normal Q menjadi 0. Kemudian baris ke 4 dari tabel tersebut menunjukkan
kondisi tak terbuka atau tetap dari flip-flop RS, keluaran masih tetap seperti
keadaan sebelum terjadi kondisi tetap. Jadi tidak terdapat perubahan keluaran
dari keadaan sebelumnya.
Bisa
di simpulkan, bila tabel kebenaran di atas yang menunjukkan kondisi set, hal
ini berarti pengesetan keluaran Q menjadi 1. Begitu pula, kondisi reset berarti
di reset dan keluaran Q menjadi 0. Dengan demikian berarti kondisi operasi
menunjuk pada keluaran normal dan bahwa keluaran komplementer (Q) adalah
berlawanan dengan keluaran tersebut, oleh karena itu fungsi flip-flop yang
memegang data sementara, maka flip-flop di sebut kancing RS.
 |
Diagram Waktu RS
Flip-Flop
9.2. JK Flip-Flop
Adalah
rangkaian flip-flop yang mencacah banyaknya
positive edge trigger (pada saat tepi naik) atau negatif edge trigger
(pada saat tepi turun). Piranti ini dapat di anggap sebagai flip-flop
universal, flip-flop ini mempunyai 3 masukan sinkron yang di ilustrasikan
dengan label J, K dan CK. Masukan J dan K merupakan masukan data dan masukan
detak memindahkan data dari masukan ke keluaran. Terdapat juga 2 keluaran yakni
keluaran normal (Q) dan komplementer (Q’).
 |
Gambar JK
Flip-Fop
|
Mode
Operasi
|
Masukan
|
Keluaran
|
|||
|
CK
|
J
|
K
|
Q
|
Q’
|
|
|
NC
|
 |
0
|
0
|
Tidak berubah
|
|
|
Reset
|
|
0
|
1
|
0
|
1
|
|
Set
|
|
1
|
0
|
1
|
0
|
|
Togel
|
|
1
|
1
|
Keadaan
Berlawanan
|
|
Ket :
NC
=
No change atau tetap pada nilai terakhirnya
Togel =
Keadaan berlawanan dari input sebelumnya atau berpindah ke keadaan
lawannya
Berdasarkan mode operasi pada tabel kebenaran di atas,
baris ke 1 menunjukkan kondisi tetap atau kondisi terbuka karena masukan J dan
K adalah rendah. Kondisi reset dari flip-flop di tunjukkan pada baris 2, bila J
= 0 dan K = 1 serta pulsa detak datang pada masukan CK, maka flip-flop tersebut
di reset (Q = 0). Baris ke 3 menunjukkan
kondisi set dari flip-flopJK, bila J =
1 dan K = 0 serta terdapat pulsa detak, maka keleuaran Q di set menjadi 1.
Kemudian baris 4 dalam kondisi yang sangat berguna dari flip-flop JK, kondisi
ini di sebut posisi togel (Toggle), bila masukan J dan K keduanya sama-sama
tinggi, maka keluaran akan berlawanan dengan keadan waktu pulsa tiba pada
masukan CK.
 |
Diagram waktu JK Flip-flop
10. Counter
Counter adalah rangkaian logika yang dapat menghitung
banyaknya detak pulsa dalam waktu yang tersedia. Counter merupakan rangkaian pengurut karena membutuhkan karakteristik
memori dan yang memegang peranan adalah clock. Counter merupakan rangkaian
sekuensial yang dirancang menggunakan rangkaian Flip – Flop.
10.1. Counter berdasarkan Clock-nya
A.
Asynchronous Counter
Ciri-ciri : - Clocknya tidak serempak
- Datanya
urut
- Prosesnya lambat
Contoh : Rancanglah sebuah
rangkaian Asynchronous Mod 6
|
Display
|
A
|
B
|
C
|
|
0
|
0
|
0
|
0
|
|
1
|
0
|
0
|
1
|
|
2
|
0
|
1
|
0
|
|
3
|
0
|
1
|
1
|
|
4
|
1
|
0
|
0
|
|
5
|
1
|
0
|
1
|
|
6
|
1
|
1
|
0
|
Pada mod 6, ouput dari A harus diberi inveter agar ketika
counter sampai pada biner 110, rangkaian akan mereset ulang ke nilai awal pada CBA, yaitu 000. Untuk
mereset ke awal maka digunakan gerbang NAND karena aktif low.
Gambar rangkaiannya :
B.
Synchronous Counter
Ciri-ciri : - Cloknya serempak
-
Datanya tidak urut
-
Prosesnya cepat
Tabel Eksitasi
|
Qn
|
Qn+1
|
J
|
K
|
|
0
|
0
|
0
|
X
|
|
0
|
1
|
1
|
X
|
|
1
|
0
|
X
|
1
|
|
1
|
1
|
X
|
0
|
X= don’t care.
Contoh : Rancanglah rangkaian yang
mengcounter 0,1,2,5,7
Tabel Eksitasi
|
|
C
|
B
|
A
|
Jc
|
Kc
|
Jb
|
Kb
|
Ja
|
Ka
|
|
0
|
0
|
0
|
0
|
0
|
X
|
0
|
X
|
1
|
X
|
|
1
|
0
|
0
|
1
|
0
|
X
|
1
|
X
|
X
|
1
|
|
2
|
0
|
1
|
0
|
1
|
X
|
X
|
1
|
1
|
X
|
|
5
|
1
|
0
|
1
|
X
|
0
|
1
|
X
|
X
|
0
|
|
7
|
1
|
1
|
1
|
X
|
1
|
X
|
1
|
X
|
1
|
Sederhanakan menggunakan
K-Map
|
Jc
|
A’B’
|
A’B
|
AB
|
AB’
|
|
C’
|
0
|
1
|
X
|
X
|
|
C
|
X
|
X
|
X
|
X
|
|
Kc
|
A’B’
|
A’B
|
AB
|
AB’
|
|
C’
|
X
|
X
|
X
|
X
|
|
C
|
X
|
X
|
1
|
0
|
Jc = B Kc
= B
|
Kb
|
A’B’
|
A’B
|
AB
|
AB’
|
|
C’
|
X
|
1
|
X
|
X
|
|
C
|
X
|
X
|
1
|
X
|
|
Jb
|
A’B’
|
A’B
|
AB
|
AB’
|
|
C’
|
0
|
X
|
X
|
1
|
|
C
|
X
|
X
|
X
|
1
|
Jb = A
Kb = 1 (Vcc)
|
Ja
|
A’B’
|
A’B
|
AB
|
AB’
|
|
C’
|
1
|
1
|
X
|
X
|
|
C
|
X
|
X
|
X
|
X
|
|
Ka
|
A’B’
|
A’B
|
AB
|
AB’
|
|
C’
|
X
|
X
|
X
|
1
|
|
C
|
X
|
X
|
1
|
0
|
Ja =
1(Vcc) Ka
= C’ + B
Gambar rangkaiannya :
10.2. Counter berdasarkan cacahannya
A. Up
Counter
B. Down Counter
C. Up/down Counter
Tidak ada komentar:
Posting Komentar